| 出版情報 |
東京 : CQ出版 , 2010.10 |
| 大きさ |
239p : 挿図 ; 24cm |
| 別書名 |
奥付タイトル:Verilog HDL & VHDLテストベンチ記述の初歩
異なりアクセスタイトル:テストベンチ : Verilog HDL & VHDL : 記述の初歩 : 論理回路の検証で用いるHDL文法とノウハウ |
| 著者標目 |
安岡, 貴志 <ヤスオカ, タカシ>
|
| 件 名 |
BSH:電子工学 -- 雑誌
全ての件名で検索
BSH:集積回路
|
| 分 類 |
NDC8:549.05
NDC9:549.05
NDC9:549.7
|
| 本文言語 |
日本語 |
| 書誌ID |
TB10042977 |
| NCID |
BB03973512
|
| 巻冊次 |
PRICE:2730円
|
