このページのリンク

他の検索サイト

わかるVerilogHDL入門 : 文法の基礎から論理回路設計,論理合成,実装まで / 木村真也著
ワカル Verilog HDL ニュウモン : ブンポウ ノ キソ カラ ロンリ カイロ セッケイ ロンリ ゴウセイ ジッソウ マデ
(トランジスタ技術Special ; No.95)

所蔵情報を非表示

越中島図書館 / 一般図書
549/To66/95 2009521099 200952109 9784789837569

書誌詳細を非表示

版 改訂新版
出版情報 東京 : CQ出版 , 2006.7
大きさ 279p ; 24cm
別書名 異なりアクセスタイトル:わかるVerilogHDL入門 : 文法の基礎から論理回路設計論理合成実装まで
一般注記 参考・関連文献: p276
著者標目  木村, 真也 <キムラ, シンヤ>
本文言語 日本語
書誌ID TB10033166
ISBN 9784789837569
NCID BA7737896X
巻冊次 ISBN:9784789837569 ; PRICE:2310円
目次／あらすじ